毫米波三维异质异构集成技术的进展与应用

三维异质异构集成技术是实现电子信息系统向着微型化、高效能、高整合、低功耗及低成本方向发展的最重要方法,也是决定信息化平台中微电子和微纳系统领域未来发展的一项核心高技术。文章详细介绍了毫米波频段三维异质异构集成技术的优势、近年来的发展趋势以及面临的挑战。利用硅基MEMS 光敏复合薄膜多层布线工艺可实现异质芯片的低损耗互连,同时三维集成高性能封装滤波器、高辐射效率封装天线等无源元件,还能很好地处理布线间的电磁兼容和芯片间的屏蔽问题。最后介绍了一款新型毫米波三维异质异构集成雷达及其在远距离生命体征探测方面的应用。     

Compiler compatible 5.66 Mb/mm2 8T 1R1W register file in 14 nm FinFET technology

1-read/1-write (1R1W) register file (RF) is a popular memory configuration in modern feature rich SoCs requiring significant amount of embedded memory. A memory compiler is constructed using the 8T RF bitcell spanning a range of instances from 32 b to 72 Kb. An 8T low-leakage bitcell of 0.106 μm² is used in a 14 nm FinFET technology with a 70 nm contacted gate pitch for high-density (HD) two-port (TP) RF memory compiler which achieves 5.66 Mb/mm² array density for a 72 Kb array which is the highest reported density in 14 nm FinFET technology. The density improvement is achieved by using techniques such as leaf-cell optimization (eliminating transistors), better architectural planning, top level connectivity through leaf-cell abutment and minimizing the number of unique leaf-cells. These techniques are fully compatible with memory compiler usage over the required span. Leakage power is minimized by using power-switches without degrading the density mentioned above. Self-induced supply voltage collapse technique is applied for write and a four stack static keeper is used for read Vmin improvement. Fabricated test chips using 14 nm process have demonstrated 2.33 GHz performance at 1.1 V/25 °C operation. Overall V_min of 550 mV is achieved with this design at 25 °C. The inbuilt power-switch improves leakage power by 12x in simulation. Approximately 8% die area of a leading 14 nm SoC in commercialization is occupied by these compiled RF instances.     

基于量子效应的微型推进器设计

微/纳机电系统(MEMS/NEMS)技术的发展,大大促进了航空航天领域飞行器的微型化。依据量子理论,有效提取真空中的零点能,并以此作为驱动能源,可以解决微型飞行器由于必须携带燃料而增加重量等问题。从理论上阐述了真空零点能及Casimir力的产生机理,研究了真空中两平行平板和矩形腔等结构设计依据,提出并建立了以Casimir力作为驱动力的微型推进器设计模型。     

RF磁控溅射制备钛酸锶钡BST纳米薄膜

钛酸锶钡(BST)薄膜作为一种高K介质材料在微电子和微机电系统等领域具有广阔的应用前景,人们已对BST薄膜的制备工艺技术和介电性能进行了大量的研究。BST纳米薄膜的制备工艺直接影响和决定着薄膜的介电性能(介电常数、漏电流密度、介电强度等)。对RF磁控反应溅射制备BST纳米薄膜的工艺技术进行了综述。从溅射靶的制备、溅射工艺参数的优化、热处理、薄膜组分的控制,及制备工艺对介电性能的影响等方面,对现有研究成果进行了较全面的总结。     

双层悬空结构片状微电感研究

利用MEMS工艺制作了一种双层悬空结构的圆形片状微电感，并研究了其在S波段的性能。双层微电感的底层线圈制作在玻璃衬底平面上，外径为500μm，匝数为2，导线宽度70μm，导线间距15μm，顶层线圈的悬空高度为20μm，顶层线圈的匝数为1．5，其它结构参数与底层线圈相同。研究表明，所制作的双层结构微电感在2GHz～4GHz时其电感量达到2．2nH，其品质因数达到22。在制作过程中首次引入的光刻胶抛光工艺大大简化了微电感的制作过程。     

采用RF2607的WLAN自动增益控制设计

介绍了宽动态变化范围的新型可变增益放大器RF2607的特性、功能,给出了利用RF2607设计无线局域网(WLAN)通信中自动增益控制部分的实用电路.     

微桥法镍膜的弹性模量和残余应力测量

利用MEMS技术制作了不同尺寸的镍(Ni)膜微桥结构样品。采用纳米压痕仪XP系统测量了微桥载荷与位移的关系,并结合微桥力学理论模型得到了两种不同尺寸的Ni膜的弹性模量和残余应力。结果表明,两种不同尺寸的Ni膜的弹性模量结果一致,为190 GPa左右,但是残余应力变化较大。与采用纳米压痕仪直接测得的带有硅(Si)基底的Ni膜弹性模量186.8 7.5 GPa相比较,两者符合较好。     

一种新颖的MEMS光开关测量平台的设计与实现

随着光电器件的广泛应用，微机械光开关成为核心光交换器件的主流。在研发过程中，其器件检测手段成为人们所关注的话题。本文介绍了一种新颖的测量平台，通过高幅值利用单片机控制脉冲频率的方法来选择器件。与当前同类方法相比，具有精度高、可靠性强、成本低、易操作等特点，具有广阔的使用前景。     

用两次键合技术制备均匀单晶硅膜

硅直接键合(SDB)技术用于制备SOI片(BESOI)是键合技术的最重要应用之一,研究了制备BESOI片中的键合和减薄问题,获得了大面积的均匀单晶硅膜,通过实验分析了这种方法获得的薄膜的平整度和影响因素。并针对压力传感器的敏感膜,通过两次键合及SOI自停止腐蚀成功制备了厚度可控的均匀单晶硅薄膜,硅膜表面质量优良,平整度在±0.15μm的范围内。     

射频电缆组件组装工艺浅谈

近年来国内外射频电缆组件的发展很快,射频电缆组件的性能不断提高,对射频电缆组件组装工艺也提出了更高的要求.射频电缆组件组装过程多是手工操作,产品的一致性及性能很难控制,要求有良好的工艺保证,为此介绍了射频电缆组件组装工艺,包括电缆的裁剪及剥皮、内导体的连接、外导体的连接和电气性能的测试;探讨了在组装过程中应注意的问题,以及针对内导体焊接易出现虚焊问题进行研究.